RC delay1 [VLSI기초 - CMOS logic] 3. Modeling of CMOS Cells CMOS cell이 회로 상에서 어떻게 존재하는 지 보자. G1 NAND cell을 살펴보면 output에 fanout cell들(G2,G3,G4)을 drive하게 된다. 그리고 net(wire)에 wire cap이 Cs1,Cs2,Cs3,Cs4가 달려있다. 따라서 G1 cell의 output load cap은 Cout(G1) + Cin(G2) + Cin(G3) + Cin(G4) + Cs1 + Cs2 + Cs3 + Cs4 drive strength 크다 = resistance 작다 = size가 크다 = output high/low drive 크다 drive strength 작다 = resistance 크다 = size가 작다 = output high/low drive 작다 여기서 tr의 size는 wid.. 2020. 5. 25. 이전 1 다음
